Untuk memahami aspek-aspek perancangan berbasis proses, maka pertama-tama perlu dpelajari yang dinamakan polysilicon gate self-aligning nMOS process. Disini akan dibahas pembuatan enhancement mode transistor dalam bentuk IC di dalam substrat silikon.
Tahap 1 Sebuah wafer tipis
silikon murni dengan diameter 75 sampai 100 mm dan tebal 0,4 mm
mengalami doping dengan impuriti atom boron dengan konsentrasi 1015 sampai 1016 atom/cm3 dan wafer dengan resistivitas 25 sampai 26 ohm.cm.
Tahap 2
Seluruh permukaan wafer kemudian dibuat lapisan silikon dioksida (SiO2)
setebal 1 mikro m sebagai lapisan pelindung terhadap dopant (bahan
doping) selama dilakukan proses.
Tahap 3 Sekarang, di atas seluruh permukaan dilapisi dengan photoresist dan diputar untuk menndapatkan lapisan yang rata dengan ketebalan tertentu.
Tahap 4
Selanjut lapisan photoresist disinari dengan ultraviolet melewati
masker untuk menentukan tempat-tempat yang akan dillakukan difusi. Pada
tempat yang terkena radiasi sinar ultraviolet terjadi polimerisasi
(mengeras), tapi pada tempat yang tidak tembus sinar ultraviolet tidak
terjadi polimerisasi.
Tahap 5 Kemudian dilakukan proses development (pengembangan) untuk membersihkan photoresist yang tidak mengalami polimerisasi. Selanjutnya dilakukan proses etching untuk mengikis silikon dioksida yang tidak dilindingi photoresist. Sekarang ada permukaan wafer yang terbuka, tidak ditutupi oleh silikon oksida.
Tahap 6
Sisa photoresist dibersihkan/dihapus dan selanjutnya di seluruh
permukaan wafer ditumbuhkan lapisan silikon tipis setebal 0,1 mikro m
dan di atas silikon dioksida tipis dituang polisilikon untuk membuat
gate.
Tahap 7
Sekali lagi dilakukan pelapisan photoresist dan dengan menggunakan
masker untuk membuat pola polisilikon dan lapisan silikon di bawahnya
dikikis untuk membuka tempat-tempat dilakukan difusi impuriti jenis-n
untuk membuat source dan drain. Difusi ini dikerjakan dengan jalan
memanasi wafer pada suhu tinggi dan di atas permukaan waafer diliwatkan
gas pembawa impuriti fosfor. Selama difusi polisilikon, silikon dioksida
menjadi pelindung, proses itu disebut self-aligning.
Tahap 8
Penumbuhan lapisan silikon dioksida tebal di seluruh permukaan lagi,
dan di atasnya dilapisi dengan photoresist untuk membuka tempat-tempat
di gate polisilikon, di source dan drain untuk membuat sambungan.
Tahap 9
Kemudian di atas seluruh permukaan wafer dituangkan lapisan aluminium
setebal 1 mikro m. Selanjutnya lapisan aluminium dilapisi photoresist
dan di atasnya diberi masker untuk membentuk pola interkoneksi yang
dinginkan.
Jadi, proses fabrikasi IC dengan teknologi MOS merupakan pengulangan-pengulangan di seputar pembentukan atau penuangan (deposition), membuat pola (patterning) tiga lapisan, dipisahkan dengan penyekat (insulation)
silikon dioksida. Lapisan-lapisan itu terdiri dari lapisan difusi dalam
substrat, polisilikon di atas silikon dioksida pada substrat, dan
lapisan metal yang tersekat terhadap silikon dioksida.
Urutan proses fabrikasi IC transistor nMOS digambarkan dengan penampang tegaknya sebagai berikut.
Pada gambar top view (tampak atas), lapisan kaca dan passivation tidak digambarkan, meskipun bentuk bukaan kontak terlihat melalui lapisan kaca. Gambar top view menunjukkan posisi gate.
Garis terputus-putus menunjukkan bidang penampang tegak.
