gambar 1. Rangkaian
Register Geser Masuk Jajar
Rangkaian ini terdiri atas D FF
yang disusun secara seri yan berguna untuk menggeser data atau dengan kata lain
melaksanakan fungsi register pada rangkaian ini.
Semua jalan clock dihubungkan
parallel, data – data A, B, C, D akan dimasukkan ke flipflop – flipflop secara
serempak saat data load berlogika high (L =1).
Cara kerja :
Ketika data load diberi logika 0,
maka semua output NAND menjadi 1, sehingga semua jalur SET flipflop = 1, begitu
pula jalur RESET = 1. Hal ini tidak berpengaruh karena masing – masing jalur
menggunakan logika active low.
Saat switch – switch input
diposisikan sebagai mana keinginan, maka ketika data load di set high (L=1), D
FF akan SET atau RESET sesuai dengan data yang dimasukkan pada switch input.
Misalkan A = 1, maka D FF 1 akan di SET karena jalur pin SET = 1 sedangkan
RESET = 0 akibat melalui gerbang NOT terlebih dahulu. Dengan demikian D FF 1
akan mengeluarkan output 1. Hal ini berlaku pada semua flipflop.
Saat semua data sudah masuk ke
flipflop, data load dikembalikan ke 0 agar D FF tidak terkunci pada keadaan SET
atau RESET dimana semua pin SET dan RESET berlogika 1.
Untuk menggeser data, clock
diinputkan pada semua D FF sehingga flipflop akan menggeser inputnya ke output.
Dengan tersusunnya D FF secara serial maka data dari D FF 1 akan di geser ke D
FF 2, demikian seterusnya hingga clock ke 3 data dari D FF 1 akan tiba pada D
FF 4. Dan pada clock ke 4 semua data telah keluar.
Input A, B, C, D yang berikutnya
dapat dimasukkan setelah semua data telah keluar, atau setelah clock ke 4.
Tidak ada komentar:
Posting Komentar